## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-283211 (P2001-283211A)

(43)公開日 平成13年10月12日(2001.10.12)

(51) Int.Cl.'		識別記号	FΙ	FI		テーマコート*(参考)	
G06T	1/20		G 0 6 T	1/20	В	5 B O 4 5	
G06F	15/16	610	G 0 6 F	15/16	610F	5B057	

### 審査請求 有 請求項の数5 OL (全 25 頁)


(21)出願番号	特願2000-97251(P2000-97251)	(71)出題人 000250502			
•		理想科学工業株式会社			
(22)出顧日	平成12年3月31日(2000.3.31)	東京都港区新橋 2 丁目20番15号			
		(72)発明者 橋本 浩一			
		東京都港区新橋 2 丁目20番15号 理想科学			
		工業株式会社内			
		(72)発明者 陽志田 和弘			
		東京都港区新橋 2 丁目20番15号 理想科学			
		工業株式会社内			
		(74)代理人 100073184			
		<b>弁理士 柳田 征史 (外1名)</b>			
	·	Fターム(参考) 5B045 AA01 CG17			
		5B057 BA02 CD05 CE12 CE13 CH02			
	•	CH14			
		YIII Y			

### (54) 【発明の名称】 画像処理装置

#### (57)【要約】

【課題】 2個以上のDSPモジュールを直列接続して 構成された画像処理装置において、並列処理の追加にも 容易に対応できるようにする。

【解決手段】 第1段のDSPOを入力されたデータに対し処理を施して得られた処理済データと何の処理も施さない未処理データとを出力するもの、第2段のDSP1を入力されたデータに対してブログラムデータにしたがって処理を施し処理済データを出力するものとする。入力された未処理データsと処理aが施された処理済データaがDSP0から出力され、未処理データsと処理済データaがDSP1に入力される。未処理データsに対して処理りを施して、処理済データbと共に処理済データaをDSP1から出力する。これにより、未処理データsに対して処理a(処理1)と処理b(処理2)とを、それぞれ独立且つ並列に施した処理済データa、bをDSP1の出力ポートから得ることができる。



#### 【特許請求の範囲】

データが入力される入力ポート、デー 【請求項1】 タを格納するメモリ、入力されたデータに対してプログ ラムに応じた処理を施すシグナルプロセッサ部、および データを出力する出力ポートを有してなるシグナルプロ セッサモジュールを2つ以上直列接続して構成された画 像処理装置であって、

前記シグナルプロセッサモジュールのうちの少なくとも 1つのモジュールが、前記入力ポートから入力された未 処理データと、該未処理データに対して前記処理を施し 10 て得た処理済データとを前記出力ポートから出力するも のであることを特徴とする画像処理装置。

【請求項2】 前記少なくとも1つのモジュールが、所 定周期どとに、前記入力ポートから入力された未処理デ ータおよび所定周期前に前記メモリに格納した未処理デ ータを読み出して前記処理を施して得た処理済データを 前記メモリへ格納するとともに、所定周期前に前記メモ リに格納した未処理データおよび処理済データを読み出 して該両データを前記出力ポートから出力するものであ り、

前記少なくとも1つのモジュールを除くモジュールが、 所定周期でとに、前記入力ポートから入力された未処理 データおよび所定周期前に前記メモリに格納した未処理 データを読み出して前記処理を施して得た処理済データ を前記メモリへ格納するとともに、所定周期前に前記メ モリに格納した処理済データを読み出して前記出力ボー トから出力するもの、または所定周期でとに、前記入力 ポートから入力された未処理データを前記メモリへ格納 するとともに、所定周期前に前記メモリに格納した未処 理済データを読み出して前記出力ポートから出力するも のであることを特徴とする請求項1記載の画像処理装 置。

【請求項3】 前記各シグナルプロセッサモジュール間 のデータ転送を同じ位相および周波数の転送クロックに 同期して行なわせる同期回路を備えていることを特徴と する請求項2記載の画像処理装置。

【請求項4】 前記各シグナルプロセッサモジュール間 のデータ転送幅がそれぞれ等しく設定されており、且つ 前記同期回路が前記転送クロックの周波数を最大データ 転送量を有するモジュール間のデータ転送速度に基づい 40 て決定するものであることを特徴とする請求項3記載の 画像処理装置。

【請求項5】 前記シグナルプロセッサモジュールのう ちの少なくとも1つを取り外し可能および/または装着 可能とする着脱手段と、前記入力ポートに入力されるペ きデータを、前記着脱手段に前記シグナルプロセッサモ ジュールが装着されているときには該シグナルプロセッ サモジュールの入力ポートに入力させ、前記着脱手段に 前記シグナルプロセッサモジュールが装着されていない

力させる切替器を備えたことを特徴とする請求項1から 4いずれか1項記載の画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プログラムデータ にしたがって画像処理を施すシグナルプロセッサ部と、 入力ポート、メモリおよび出力ポートなどの周辺部とか らなるDSPモジュールを2段以上接続して構成された 画像処理装置および該装置における画像処理方法に関す るものである。

[0002]

【従来の技術】処理内容の変更や追加が必要となったと き、回路基板を改版するととなく、ソフトウェアの変更 によってフレキシブルに対応することが可能な画像処理 装置として、信号処理専用のDSP(ディジタル・シグ ナル・プロセッサ)モジュールを用いたものが知られて いる。ことでDSPモジュールとは、プログラムデータ にしたがって画像処理を施すシグナルプロセッサ部と、 入力ポート、メモリおよび出力ポートなどの周辺部とか 20 らなるシグナルプロセッサモジュールである。

【0003】 ことで、DSPモジュールを使用した画像 処理装置においては、一般的には1つのDSPモジュー ルを使用して全処理を行なうようにするが、処理速度の 高速性が要求される場合には、全処理をいくつかの部分 に分割し、分割した各処理毎に、各処理をなす手段とし て1つのDSPモジュールを割り当て、これら複数のD SPモジュールを接続し、各DSPモジュールでパイプ ライン処理(同時並列化処理)を行なうマルチDSP構 成が採用されることがある。

【0004】例えば、図14(A)に示すように、全処 理を分割した各処理をなす手段として手段A~手段Fを 設けるものとしたとき、これに対応して、図14(B) に示すように、手段Aを番号OのDSPモジュールであ るDSPOに割り当て、同じく手段BをDSP2、手段 CをDSP4、手段DをDSP6、手段EをDSP7、 手段FをDSP8にそれぞれ割り当てる。各DSPモジ ュールでは、入力ポートから入力されたデータに対して プログラムデータにしたがって処理を施し、処理済デー タを出力ポートに出力する。

【0005】また、図示の例では、処理内容の追加や変 更に対応するために、分割した各部分の機能をなす手段 に割り当てられたDSPモジュール以外に、図14 (A) 中破線で示す処理部どとに予備のDSPモジュー ル (DSP1、DSP3、DSP6、DSP9) を設 け、との予備のDSPモジュールを、入力ポートから入 力されたデータに対し何の処理も施さないまま出力ボー トに転送するデータバイパス部として機能させている。 【0006】そして、例えば、手段Aの処理内容を変更 する場合は、該手段Aを割り当てられていたDSPOの ときには後段の前記シグナルプロセッサモジュールに出 50 プログラムデータを変更する。また、手段 A の後工程に

20

手段Gを追加する場合は、DSP1に対し手段G用のプ ログラムデータの追加を行なって手段GをDSP1に割 り当てる。一方、手段Aの前工程に手段Gを追加する場 合は、DSPOのプログラムデータを手段A用から手段 G用に変更して手段GをDSPOに割り当ると共に、D SP1に手段A用のプログラムデータの追加を行なって 手段AをDSP1に割り当てる。

【0007】とのように、マルチDSP構成を採用した 場合においても、回路基板を改版することなく、プログ ラムデータの変更や追加、つまりソフトウエア上で、処 10 理内容の変更や追加にフレキシブルに対応することがで きる。

#### [8000]

【発明が解決しようとする課題】ところが、マルチDS P構成を採用した画像処理装置においては、 DSPモジ ュールが、各手段に対応する処理部として機能するかデ ータバイパス部として機能するかのいずれかであるた。 め、図14から判るように、各手段が直列接続された部 分にはDSPモジュールも直列に接続した直列回路を採 用し、各手段が並列接続された部分にはDSPモジュー ルも並列に接続した並列回路を採用する、すなわち、各 手段の接続構成(直列或いは並列)と同じように、DS Pモジュールも予め直列或いは並列に接続する必要があ る。

【0009】したがって、ある手段と並列に新しい手段 を追加する場合には、従来のマルチDSP構成では、あ る手段として割り当てていたDSPモジュールのプログ ラムデータを、並列化された2つの手段をなすものに変 更する必要がある。しかしながら、とのようなプログラ ムデータの修正は容易ではない。また、処理速度が低下 30 するという問題も生じる。さらに、処理内容の並列追加 に対応するために、予想される並列処理部の数に応じて 予め予備のDSPモジュールを並列接続しておくという ことも考えられるが、これでは、回路規模が拡大すると いう問題点がある。つまり、従来のマルチDSP構成で は、並列処理の追加を、既存の構成における処理速度を 維持したまま、回路規模を拡大させることなく、ソフト ウエア上で行なうということは困難である。

【0010】また、処理が不要となる手段が生じたとき データバイパス部として機能させる必要があり、実質上 不要なDSPモジュールを回路基板に搭載したままとせ ざるを得ず、機能縮小の際には無駄が生じることがあっ tc.

【0011】本発明は、上記事情に鑑みてなされたもの であり、マルチDSP構成を採用する場合において、処 理速度や回路規模の問題を生じることがなく、ソフトウ エア上で並列処理を追加することができる画像処理装置 を提供することを目的とするものである。

【0012】また、本発明は、マルチDSP構成を採用 50 入力させ、着脱手段にシグナルプロセッサモジュールが

する場合において、機能縮小の際に無駄を生じさせると とがなく、また機能拡大を容易に行なうことができる画 像処理装置を提供することを目的とするものである。 [0013]

【課題を解決するための手段】本発明による画像処理装 置は、データが入力される入力ポート、データを格納す るメモリ、入力されたデータに対してプログラムに応じ た処理を施すシグナルプロセッサ部、およびデータを出 力する出力ポートを有してなるシグナルプロセッサモジ ュールを2つ以上直列接続して構成された画像処理装置 であって、シグナルプロセッサモジュールのうちの少な くとも1つのモジュールが、入力ポートから入力された 未処理データと、該未処理データに対して前記処理を施 して得た処理済データとを出力ポートから出力するもの であることを特徴とするものである。

【0014】本発明による画像処理装置においては、前 記少なくとも1つのモジュールを、所定周期ごとに、入 力ポートから入力された未処理データおよび所定周期前 にメモリに格納した未処理データを読み出して前記処理 を施して得た処理済データをメモリへ格納するととも に、所定周期前にメモリに格納した未処理データおよび 処理済データを読み出して該両データを出力ポートから 出力するものとするのが望ましい。この場合、前記少な くとも1つのモジュールを除くモジュールを、所定周期 Cとに、入力ポートから入力された未処理データおよび 所定周期前にメモリに格納した未処理データを読み出し て前記処理を施して得た処理済データをメモリへ格納す るとともに、所定周期前にメモリに格納した処理済デー タを読み出して出力ポートから出力するもの、または所 定周期でとに、入力ポートから入力された未処理データ をメモリへ格納するとともに、所定周期前にメモリに格 納した未処理済データを読み出して出力ポートから出力 するものとするのが望ましい。

【0015】また、この場合、各シグナルプロセッサモ ジュール間のデータ転送を同じ位相および周波数の転送 クロックに同期して行なわせる同期回路を備えたものと するのが望ましい。

【0016】さらに同期回路を備えた構成とする場合に は、各シグナルプロセッサモジュール間のデータ転送幅 には、該手段に割り当てられていたDSPモジュールを 40 がそれぞれ等しく設定されたものとし、且つ同期回路 📒 を、転送クロックの周波数を最大データ転送量を有する。 モジュール間のデータ転送速度に基づいて決定するもの とするのが望ましい。

> 【0017】また、本発明による画像処理装置において は、シグナルプロセッサモジュールのうちの少なくとも 1つを取り外し可能および/または装着可能とする着脱 手段と、入力ポートに入力されるべきデータを、着脱手 段にシグナルプロセッサモジュールが装着されていると きには該シグナルプロセッサモジュールの入力ポートに

装着されていないときには後段のシグナルプロセッサモ ジュールに出力させる切替器を備えたものとするのが望 ましい。

#### [0018]

【発明の効果】本発明による画像処理装置によれば、シ グナルプロセッサモジュールのうちの少なくとも1つの モジュールを、入力ポートから入力された未処理データ と、該未処理データに対して前記処理を施して得た処理 済データとを出力ポートから出力するものとしたので、 後段のモジュールは未処理データを使用することがで き、少なくとも2つのモジュールで同一のデータを使用 するような並列処理を、回路規模の問題を生じることが なく、モジュールを直列に接続した回路構成のままで実 現できる。このようなモジュールの実現はソフトウエア 上ででき、またこのようにする処理変更は簡易なもので あるので、処理速度の問題を生じることがない。

【0019】これにより、画像処理部を構成する処理部 のうち汎用性の高い一部または全てに、シグナルプロセ ッサモジュールを直列に接続した回路構成を採用すると とにより、回路を改版することなく画像処理部の構成の 20 変更を伴う処理内容の変更および追加についてもフレキ シブルに対応できる。また、処理規模が同等以下であれ ば、同一の回路基板を処理内容の異なる複数の画像処理 装置で使用できる。よって、この汎用性の高い回路を用 いることにより、画像処理装置を低コストで製造でき る。

【0020】また、上述のように、所定周期ごとに、未 処理データや処理済データのメモリへの格納と、未処理 データや処理済データのメモリからの読出しおよび出力 ポートからの出力を行なうようにすれば、全モジュール 間で所定のデータを所定の周期内に転送できるため、外 部に対するデータ入出力のタイミングに対して、パイプ ライン処理を遅滞することなく行なうことができる。

【0021】また、各モジュール間のデータ転送を同じ 位相および周波数の転送クロックに同期して行なわせる 同期回路を備えたものとすれば、各モジュール間で転送 データの容量とデータ転送ポート幅とに応じて個別にデ ータ転送クロックの周波数を決定する場合に比してノイ ズがのりにくい。

れぞれ等しく設定し、且つ同期回路を、転送クロックの 周波数を最大データ転送量を有するモジュール間のデー タ転送速度に基づいて決定するものとすれば、画像処理 内容の変更および追加によって転送すべきデータ容量が 変化した場合にも、データ転送クロックの周波数を、各 モジュール間で転送すべきデータ容量だけを考慮して決 定すればよく、画像処理内容の変更および追加に、より フレキシブルに対応できる。

【0023】また、シグナルプロセッサモジュールのう

可能とする着脱手段と、入力ポートに入力されるべきデ ータを、モジュール装着時には入力ポートに入力させ、 モジュール非装着時には後段のモジュールに直接出力さ せる切替器を備えたものとすれば、必要に応じてモジュ ールを着脱できるので、機能に応じた必要最少個数のモ ジュールを備えるだけでよくなる、換言すれば機能縮小 の際にはモジュールを取り外して無駄を削減でき、機能 拡大の際にはモジュール追加を容易に行なうことがで き、装置の持つ機能に対して過剰なモジュールを備えた 高価な装置となってしまうおそれがない。

#### [0024]

【発明の実施の形態】以下、図面を参照して、本発明に よる画像処理装置の実施の形態について説明する。 【0025】図1は、本発明の一実施の形態による画像 処理装置の構成を示すブロック図である。

【0026】図1に示すように、この画像処理装置40 0は、それぞれDSPO、DSP1、…, DSP6と示 された計7つのDSPモジュール410をカスケード接 続した回路構成を採用したものである。以下DSPモジ ュール410のうち、DSP0, DSP1, …のいずれ かをいうときには、単にDSPO、DSP1などともい う。各DSPモシュール410 (DSP0~DSP6) は、それぞれ対応する処理 a , 処理 b , … , 処理 g をプ ログラムデータにしたがって行ない、処理済データa, b, …, gを出力することができるものである。

【0027】この画像処理装置400には、初段のDS P0のさらに前段にデータ変換器420が設けられてい る。データ変換器420の2つのデータ入力ポートDI 1, DI2、各DSPモジュール410 (DSP0~D SP6)のデータ入力ポートDIおよびデータ出力ポー トD〇の各ポート幅 (データ転送ポート幅) は、全て同 じ値Nに設定している。

【0028】また、この画像処理装置400には、同期 回路としてのクロック発生器430が設けられ、クロッ ク発生器430から各DSPモジュール410(DSP 0~DSP6) およびデータ変換器420に所定のクロ ックCLK0~CLK2が入力されるようになってい る。具体的には、以下の通りである。

【0029】全DSPモジュール410間のデータ転送 【0022】また、各モジュール間のデータ転送幅をそ 40 がクロックに同期してなされるように、DSP1~DS P5の入力クロック I CK および出力グロックOCK、 並びにDSPOの出力クロックOCKおよびDSP6の 出力クロックOCKとしてCLK0を使用し、全DSP モジュール410間のデータ転送クロックの周波数およ び位相を共通としている。これにより、各DSPモジュ ール410間で転送データの容量とデータ転送ポート幅 とに応じて個別にデータ転送クロックの周波数を決定す る場合に比してノイズがのり難くなる。

【0030】また、データ変換器420と初段のDSP ちの少なくとも1つを取り外し可能および/または装着 50 0のデータ転送がクロックに同期してなされるように、

データ変換器420の出力クロック1CKおよびDSP 0の入力クロックICKとしてCLK1を使用してい る。

【0031】また、データ変換器420の入力クロック ICKとして、2つのデータS1、S2のデータ変換器 420へのDMA転送クロックCLK2が使用される。 【0032】さらに、上述のように、全DSPモジュー ル410間のデータ転送ポート幅を等しく設定してお り、各DSPモジュール410間のデータ転送クロック CLKOの周波数を、最大データ転送量を有するDSP 10 モジュール間のデータ転送速度により決定するようにし ている。

【0033】また、最大データ転送量を有するDSPモ ジュール間で全データが所定の周期内に直列データとし て転送されるように全DSPモジュール410間におけ るデータ転送速度CLKOを設定し、これを満たすよう に、データ変換器420と初段のDSP0間におけるデ ータ転送速度CLK1とデータ変換器420と前段の装 置間および最後段のDSP6と後続する装置間における データ転送速度CLK2との関係を設定する。

【0034】なお、「直列データ」とは、それぞれが多 数の画素データからなる複数のデータを、各ビット毎 に、順々に並べたデータを意味する。順々に並べるに際 しては、画素順でもよいしデータ順でもよい。例えばデ ータA (i), B (i), C (i) (iは画素番号) に ついて、各ビット毎に、A(0), B(0), C

- (0), A (1), B (2), C (2), ..., A
- (n), B(n), C(n) としてもよいし、A
- (0), A(1), ..., A(n), B(0), B
- (1), ..., B (n), C (0), C (1), ..., C (n)としてもよい。

【0035】具体的には、あるDSPモジュール間で最 大M周期分のデータを転送するものとしたとき、クロッ クCLK1の周波数値はCLK2の2倍、クロックCL KOの周波数値はCLK2のM倍に設定する。なお、D SPモジュール410間で転送すべきデータがM-1周 期分以下である場合は、データ転送としての余分の時間 を待ち時間に設定する。とれにより、全DSPモジュー ル410間で所定のデータが、所定の周期内に転送さ れ、遅延なくパイプライン処理を行なうことができるよ 40 うになる。

【0036】各DSPモジュール410 (DSP0~D SP6)、データ変換器420およびクロック発生器4 30は、不図示のCPUとCPUバスにより接続されて おり、クロック周波数の設定や、各DSPモジュール4 10 (DSP0~DSP6) にプログラムデータを設定 (ロード) することができるようになっている。

【0037】さらに、図1に示すように、各DSPモジ ュール410と並列に、前段からのデータをDSPモジ ュール410に入力するか迂回させて後段のDSPモジ 50 合が起こらないようにメモリ412に対するデータ入出

ュール410に転送するかを切替可能な切替器として、 ショート端子J0~J6が設けられている。各ショート 端子J0~J6はデータ転送ポート幅の分だけ設けられ るのは勿論である。各DSPモジュール410は、該D SPモジュール410を回路基板に容易に着脱できるよ うに構成するべく、基板上に搭載されたソケットやコネ クタに装着する形態をとる。

【0038】図2は、DSPモジュール410の詳細を 示したブロック図である。図示するように、DSPモジ ュール410は、画像データに対してプログラムデータ にしたがって画像処理を施すシグナルプロセッサ部(以 下プロセッサという) 411、メモリ412、アービタ 413、入力ポートとしての入力FIFO(ファースト イン・ファーストアウト) 414、出力ポートとしての 出力FIFO415、入力DMA(ダイレクト・メモリ ·アクセス) コントローラ416、出力DMAコントロ ーラ417から構成されている。

【0039】メモリ412は、プログラムデータおよび その他の所定のデータを格納するものである。所定のデ 20 ータとは、具体的には、処理に使用し且つバイパスする データ、処理には使用するがバイパスしないデータ、処 理には使用しないがバイパスするデータ、および処理後 のデータである。

【0040】入力FIFO414は、入力データDIを 一時的に格納し、入力クロックICKと入力DMAコン トローラ416のクロックとが非同期であることによる タイミングのずれを吸収するものである。

【0041】出力FIFO415は、出力データDOを 一時的に格納し、出力DMAコントローラ417のクロ 30 ックと出力クロックOCKとが非同期であることによる タイミングのずれを吸収するものである。

【0042】入力DMAコントローラ416は、内部に カウンタを有し、プロセッサ411から設定(ロード) されるアドレスADを先頭アドレスとして、直列データ として入力される複数のデータに対して順次アドレスを 設定し、メモリ412の所定のアドレスにデータを書き 込むものである。

【0043】出力DMAコントローラ417は、プロセ ッサ411から設定(ロード)されるアドレスADに応 じて、メモリ412からデータを読み出すものである。 【0044】 この入力 DMA コントローラ416 および 出力DMAコントローラ417は、前後段のDSPモジ ュール410とメモリ412との間でのデータの入出力。 を、プロセッサ411を介さずに (データをプロセッサ 411に取り込むことなく) 行なうことができるように

【0045】また、このDSPモジュール410におい ては、アービタ413を設けて、メモリ412に対する データの入出力の際に、メモリ412へのアクセスの競

するために設けられたものである。

力の要求を管理するようにしている。

【0046】なお、メモリ412に対するデータの入出力の要求管理を、直接プロセッサ411から行なったり、入力DMAコントローラ416および出力DMAコントローラ417によって行なうようにすることで、アービタ413を設けない構成とすることもできる。

【0047】また、本実施の形態においては、メモリ4 12、アービタ413、入力FIFO414、出力FI FO415、入力DMAコントローラ416、出力DM Aコントローラ417をDSPモジュール410に内蔵 10 しているが、これらの一部をDSPモジュール外に備え てもよいし、或いはこれら全体をプロセッサ411と別 体、すなわちDSPモジュール410がプロセッサ41 1のみを有するものとしてもよい。

【0048】次に図1に示した構成の画像処理装置40 0の作用について説明する。

【0049】との画像処理装置400においては、1周期ごとに直列データが各段のDSPモジュール410に入力される。

【0050】CCで、「1周期」は、画像処理装置40 20 る。 0の前段に接続される装置のデータ転送速度およびデータバッファの容量により決定される。例えば、画像処理装置の前段にラインイメージセンサが接続されている場合には、1ラインごとに画像データがデータバッファに格納され、水平同期信号の周期でデータが転送される。 20 名。 20

【0051】カスケード接続されたDSPモジュール4 30 10としては、そのうちの少なくとも1つが、入力されたデータに対し所定の処理を施して得られた処理済データと、何の処理も施さないそのままの未処理データとを出力する第1の態様のものとされる。残りのDSPモジュール410は、処理部としてのみ機能する第2の態様のもの、入力されたデータに対して何の処理も施さずにそのまま未処理データとして出力するデータバイパス部として機能する第3の態様のものとされる。各態様のものにおいては、1周期内に、それぞれ以下のような処理を行なう。

【0052】(1)第1の態様の場合

- a) 前段のDSPモジュール410から転送されてきた データをメモリ412に格納する。
- b) 1周期前に転送されメモリ412に格納されていた データに対してプログラムデータにしたがって処理を施 し、処理済データをメモリ412に格納する。
- c) 2周期前に転送され1周期前に処理を施されてメモリ412に格納されていた処理済データおよび2周期前に転送されメモリ412に格納されていた何の処理も施されないままの未処理データを直列データのかたちで後

段のDSPモジュール410へ転送する。

【0053】(2)第2の態様の場合

(6)

- a)前段のDSPモジュール410から転送されてきた データをメモリ412に格納する。
- b) 1周期前に転送されメモリ412 に格納されていた データに対してプログラムデータにしたがって処理を施 し、処理済データをメモリ412 に格納する。
- c) 2周期前に転送され1周期前に処理を施されてメモリ412に格納されていた処理済データを後段のDSP モジュール410へ転送する。

【0054】(3)第3の態様の場合

- a) 前段のDSPモジュール410から転送されてきた データをメモリ412に格納する。
- b) 1周期前に転送されメモリ412に格納されていた 何の処理も施されないままの未処理データを後段のDS Pモジュール410へ転送する。

【0055】以上のように、各DSPモジュール410のメモリ412には、遅延なくパイプライン処理を行なうことができるように所定時間だけデータが格納される

【0056】なお、画像処理装置400の前段に接続された装置から入力された2つのデータS1、S2がデータ変換器420により直列データとされた後、初段のDSPモジュールDSP0に転送され、最後段のDSPモジュールDSP6から画像処理装置400の後段に接続された装置へ処理済データが転送される。

【0057】各DSPモジュール410における処理の際に、1つのデータしか必要がなければ、データ変換器420を設ける必要はない。

【0058】また、転送されてきた直列データを個々のデータに分割する方法として、各DSPモジュール410でソフトウエアにより個々のデータの入力順情報および構造(大きさ)情報を判別できるようにしてもよい。また、初期データに対しては予め構造情報をヘッダとして付加しておくとともに、処理により生成されるデータに対してはソフトウエア上で逐次該ヘッダを付加するようにしてもよい。さらに、このヘッダに、処理に使用するDSPモジュール410の判別情報を加えてもよい。【0059】これにより、図1に示した画像処理装置40においては、カスケード(直列)接続された少なくとも2つのDSPモジュール410で同一のデータを使用するような並列処理を、DSPモジュール410をカスケードに接続した回路構成を維持したまま実現できる。

【0060】すなわち、例えば、図3に示すように、処理1と処理2とを並列に行なうようにする場合であれば、DSP0を第1の態様のものとすると共にDSP1を第2の態様のものとすればよい。この場合、入力されたデータs(未処理データ)と処理1に相当する処理 aが施された処理済データaがDSP0から出力され、未

処理データsと処理済データaがDSP1に入力される ので、DSP1に入力されたデータのうちの未処理デー タsに対して処理2に相当する処理bを施して、処理済 データbと共に処理済データaをDSP1から出力する ようにすれば、装置400に入力されたデータsに対し て処理a(処理1)と処理b(処理2)とを、それぞれ 独立且つ並列に施した処理済データa,bをDSP1の 出力ポートから得ることができる。また、両DSPO, DSP1においては、取り込んだデータや処理済データ・ を一旦メモリ4-12に格納した後所定のタイミングで後 10 段に出力する、いわゆるパイプライン処理を行なうこと ができるので、処理速度の低下を招くことなく並列処理 に対応することができる。

【0061】また、より多くの処理を並列化させる場合 には、並列処理の数をQとしたとき、第1の態様のDS Pモジュール4:10を「Q-1」だけ直列接続すればよ

【0062】さらに、図4に示すように、処理1に、処 理2と処理3とを直列化したものを並列に追加する場合 であれば、DSPOを第1の態様のものとすると共にD 20 SP1およびDSP2を第2の態様のものとすればよ い。この場合、入力されたデータs(未処理データ)と 処理 1 に相当する処理 a が施された処理済データ a が D SPOから出力され、未処理データsと処理済データa がDSP1に入力されるので、DSP1に入力されたデ ータのうちの未処理データsに対して処理2に相当する 処理bを施して、処理済データbと共に処理済データa をDSP1からDSP2に出力し、DSP2に入力され たデータのうちの処理済データbに対して処理3に相当 する処理 c を施して、処理済データ c と共に処理済デー 30 タaをDSP2から出力するようにすれば、装置400 に入力されたデータsに対して、処理a(処理1)と、 処理b(処理2)および処理c(処理2)の直列処理と を、それぞれ独立且つ並列に施した処理済データa、c をDSP2の出力ポートから得ることができる。

【0063】とのように、上記構成の画像処理装置40 0によれば、DSPモジュール410を新たに追加する ことなく(回路規模の問題を生じることなく)、また、 処理速度の低下を招くこともなく、ソフトウエア上で並 列処理を追加することができる。また、並列に追加する 40 タ容量V/データ転送ポート幅B」が最大のDSPモジ 部分が直列回路構成のものであってもよいので、結果と して、並列であるのか直列であるのかを問わず、回路変 更を自由に行なうことができる。

【0064】また、ソフトウエア上で並列処理を追加す ることができるので、回路基板を改版する必要がなく、 直列処理から並列処理へ、逆に並列処理から直列処理へ など、画像処理部の接続構成の変更を伴う処理内容の変 更や追加についてもフレキシブルに対応することができ る。

【0065】また、処理規模が同等以下であれば、同一 50 ることができる。例えば、図5 (C) に示す例では、デ

の回路基板を処理内容の異なる複数の画像処理装置で使 用することもできる汎用性の高いものとすることもで き、結果的に、画像処理装置を低コストで製造すること もできる。

【0066】また、上記構成の画像処理装置400にお いては、各DSPモジュール410間のデータ転送クロ ックCLK0の周波数を共通にすると共に、全DSPモ ジュール410間のデータ転送ポート幅を等しく設定し ているので、画像処理内容の変更や追加によって転送す べきデータ容量が変化した場合にも、データ転送クロッ クの周波数を、各DSPモジュール410間で転送すべ きデータ容量だけを考慮して決定すればよく、処理内容 の変更や追加が容易である。

【0067】図5を参照してとの点について説明する。 図5(A)中、データ容量をV、データ転送ポート幅を Bとし、各DSPモジュール間のサフィックスをつけて 示す。

【0068】1周期内にデータ容量Vの全データをデー タ転送ポート幅Bで転送しなければならないから、各D SPモジュール410間のデータ転送クロックCLKO の周波数を共通にする場合、データ転送クロックCLK 0の周波数を「データ容量V/データ転送ポート幅B」 が最大のDSPモシュール410間に応じて設定しなけ ればならない。

【0069】したがって、データ転送ポート幅Bを画像 処理装置に最初に搭載される画像処理内容に対応したデ ータ容量に応じて個別に設定してしまうと、データ転送 クロックCLKOの周波数は必ずしも最大データ容量V maxのDSPモジュール410間によって決定されな い。例えば図5 (B) に示す例では、最大データ容量V maxのDSPモジュール410間はDSP3→DSP 4間であるが、データ転送クロックCLKOの周波数 は、「データ容量V/データ転送ポート幅B」が最大の DSPモジュール410間であるDSP2→DSP3間 によって決まる。

【0070】また、画像処理内容の変更および追加によ って転送すべきデータ容量Vが変化した場合には「デー タ容量V/データ転送ポート幅B」も変化するため、デ ータ転送クロックCLKOの周波数を、「変化後のデー ュール410間に応じて決定し直す必要があり、図5 - (B) に示す例では、DSP2→DSP3間ではなく、 「変化後のデータ容量V/データ転送ポート幅B」が最 大のDSPモジュール410間であるDSP1→DSP

【0071】これに対して、全DSPモジュール410 間でのデータ転送ポート幅Bを等しく設定すると、デー タ転送クロックCLKOの周波数を、常に最大データ容 量VmaxのDSPモジュール410間によって決定す

2間によって決まる。

10

ータ容量Vが最大であって「データ容量V/データ転送 ポート幅B」も最大であるDSP3→DSP4間によっ て決まる。

13

【0072】また、転送すべきデータ容量Vが変化した場合にも、最大データ容量Vmaxを考慮して「変化後の最大データ容量Vmax/データ転送ポート幅B」に応じて決定すればよい。例えば、図5(C)に示す例では、変化後のデータ容量Vが最大であって「変化後のデータ容量V/データ転送ポート幅B」も最大であるDSP2→DSP3間によって決まる。

【0073】また、上記構成の画像処理装置400にお いては、各DSPモジュール410と並列に、切替器と してのショート端子」0~16を設けているので、回路 基板としては全DSPモジュール410を搭載できるバ ターンにしておくことで、当初は必要な分だけのDSP モジュール410を搭載すると共に、DSPモジュール 410が搭載されていない部分については、ショート端 子J0~J6を用いて前段からのデータを後段のDSP モジュール410に転送し、装置購入当初のものに機能 追加を行なう必要が生じたときに、その分のDSPモジ 20 ュール410を搭載し且つショート端子J0~J6を切 り替えて、データが追加したDSPモジュール410に 入力され、処理後のデータなどが後段のDSPモジュー ル410に入力されるようにすることができ、装置の持 つ機能に対して過剰なDSPモジュール410を当初よ り備えた高価な装置となることを防止できる。

【0074】また、ソケットなどを用いて各DSPモジュール410を着脱できるように構成すれば、機能追加への対応だけでなく、機能削減が生じたときには不要なDSPモジュール410を取り外すとともにショート端 30子で前段からのデータを後段のDSPモジュール410に転送すれば、装置の持つ機能に応じた必要な分だけのDSPモジュール410を搭載するだけでよい装置にすることもできる。

【0075】次に、上記構成の画像処理装置400を孔版印刷装置の画像処理部に適用した実施例について説明する。

【0076】図6は、本発明に係る画像処理装置400 を孔版印刷装置の画像処理部に適用した場合における、 孔版印刷装置の概略構成図である。

【0077】孔版印刷装置100は、図6に示すように、画像入力手段としてのライン型のイメージスキャナ1、原稿上の写真位置をユーザが指示するためのタブレット型の編集ボード2、後述する解像度変換に用いる拡大または縮小率をユーザが指示するための操作パネル3、サーマルブリンタヘッド制御信号(以下単にヘッド制御信号という)を生成する本発明に係る画像処理部4、該ヘッド制御信号に応じて孔版原紙としてのマスタを製版する製版手段5、製版済みマスタを用いて印刷を行なう印刷手段6を備えている。

【0078】図7(A)は、実施例1による画像処理部4の構成を示した機能ブロック図である。図7(B)は、実施例1による画像処理部4を画像処理装置400により構成した状態を示している。

【0079】図7(A)に示すように、画像処理部4は、主走査方向解像度変換処理手段10と、単一関値二値化処理手段11からなる文字原稿処理部40と、γ補正処理手段12 および誤差拡散二値化処理手段13からなる写真原稿処理部41と、二値画像選択処理手段14と、ヘッド制御信号生成処理手段15とから構成されている。

【0080】主走査方向解像度変換処理手段10においては、イメージスキャナ1により入力された画像データxの主走査方向について、操作バネル3でユーザーが指示することにより得られる拡大または縮小率に対応する比率で解像度変換を行ない、主走査方向解像度変換処理後の画像データDaを生成する。

【0081】なお、画像データxの副走査方向についての解像度変換は、イメージスキャナ1と原稿との相対送り速度に対する、ヘッドとマスタとの相対送り速度を、その比率が上記拡大または縮小率になるように設定することにより行われる。

【0082】単一関値二値化処理手段11においては、 主走査方向解像度変換処理後の画像データDaの濃度 を、単一の関値により黒か白の二値に分類し、単一関値 二値化処理後の画像データDbを生成する。

【0083】 γ補正処理手段12においては、主走査方向解像度変換処理後の画像データDaに、後段の誤差拡散二値化処理手段13による穿孔画素の配置特性、製版手段5におけるマスタ穿孔特性、および印刷手段6における印刷特性に起因するドットの太りを補正するためのγ補正を施し、γ補正処理後の画像データDcを生成する。

【0084】誤差拡散二値化処理手段13においては、 γ補正処理後の画像データDcの二値化を、その濃度を 局所的に保存するために、注目画素における二値化誤差 をまだ二値化されていない画素に伝播して加算しながら 行ない、誤差拡散二値化処理後の画像データDdを生成 する。

40 【0085】また、二値画像選択処理手段14においては、ユーザが編集ボード2で原稿上の写真位置を指示するととにより得られる二値化方式指示データzに基づいて、単一関値二値化処理後の画像データDb、誤差拡散二値化処理後の画像データDdのいずれかを選択する。具体的には、二値化方式指示データzが、文字用二値化方式を示している場合は単一関値二値化処理後の画像データDbを選択し、写真用二値化方式を示している場合は誤差拡散二値化処理後の画像データDdを選択する。この選択されたデータを、二値画像選択処理後の画像デ

【0086】ヘッド制御信号生成処理手段15において は、二値画像選択処理後の画像データDfに対して忠実 にマスタが製版されるように、ヘッドの発熱量を制御す るヘッド制御信号Dyを生成する。

15

【0087】図7(A)に示す実施例1による画像処理 部4を図1に示した画像処理装置400により構成する に際しては、画像処理部4の各手段を、それぞれ1つの DSPモジュール410に割り当てる。画像処理部4の 各手段と各DSPモジュール410 (DSP0~DSP 6) との対応関係が判るように、図7(A) において は、各手段内にDSPモジュール410の番号を示し、 図7(B)においては、DSP0~DSP6内に画像処 理部4の各手段の参照番号を示している。また、図7 (B) においては、各DSPモジュール410間の入出 カデータ(バイパスするデータおよび処理後のデータ)

【0088】具体的には、主走査方向解像度変換処理手 段10をDSPO、単一関値二値化処理手段11をDS P1、γ補正処理手段12をDSP2、誤差拡散二値化 20 DSP0に設定(ロード)される。 処理手段13をDSP3、二値画像選択処理手段14を DSP4、ヘッド制御信号生成処理手段15をDSP5 にそれぞれ割り当てている。また、残るDSP6をデー タバイパス部として機能させている。

をデータバスライン上に、処理に使用するデータをDS

Pモジュール410の上部に示している。

【0089】これにより、主走査方向解像度変換処理後 の画像データDaがDSPOによる処理済データa、単 一閾値二値化処理後の画像データDbがDSP1による 処理済データb、γ補正処理後の画像データDcがDS P2による処理済データc、誤差拡散二値化処理後の画 像データDdがDSP3による処理済データd、二値画 30 像選択処理後の画像データDfがDSP4による処理済 データe、ヘッド制御信号DyがDSP5による処理済 データf およびDSP6によるスルーデータgとなる。\*

\*【0090】なお、上記の態様においては、1つの手段 に対して1つのDSPモジュール410を割り当てるよ うにしているが、これに限らず、並列追加する部分につ いては、2段以上の直列した手段を1つのDSPモジュ ール410に割り当ててもよい。例えば、単一閾値二値 化処理手段11と並列接続されたγ補正処理手段12お よび誤差拡散二値化処理手段13の直列部分を1つのD SPモジュールDSP2に割り当て、DSP3をデータ バイパス部として機能させてもよい。

【0091】また、直列に接続された一連のDSPモジ ュール410の前段に、データ変換器420を備えてお り、イメージスキャナ1によって入力された画像データ xと、編集ボード2でユーザが原稿上の写真位置を指示 することによって得られた二値化方式指示データ2と が、データ変換器420によって直列データに変換され る。

【0092】なお、操作パネル3でユーザが指示した拡 大または縮小率は不図示のCPUに入力され、CPUバ スを通じて主走査方向解像度変換処理手段10としての

【0093】まず、処理プログラムデータの作成手順に ついて説明する。

【0094】表1は、各DSPモジュール410につい て、A:入力データ、B:処理に使用するデータ、C: 処理に使用し且つバイバスするデータ、D:処理には使 用しないがバイバスするデータ、E:処理後のデータ を、それぞれ項目でとに一覧にしたものである。

【0095】項目Aにおいて、入力データに付与されて いる番号(1、2、3)はデータの入力順情報を示し、 括弧内の値(N<sub>x</sub> 、N<sub>z</sub> 、N<sub>a</sub> ~N<sub>r</sub> )はデータの 大きさ情報であって、図7に示す各手段から出力される データのビット幅に対応するものを示している。

【表1】

[	Α .	В	С	D	1.E
DSPO	1:xt(Nx)	X t - 1		2 t-2	at-2
50.70	2 : z t(Nz)	7		2 (-)	Q L-2
	2 . 2 t(N2)				
DSP1	1:at-2(Na)	a t - 3	a t - 4	2 t-4	bt-4
	2:2t-2(Nz)		·		
DSP2	1:at-s(Na)	a t - 5		2 t-6	C t-6
	2 : Z t - 4 (N z)			bt-8	
l	3:bt-4(Nb)				<u> </u>
DSP3	1 : Z t = 6(Ne)	C t - 7		Z t - 8	d t−8
	2: bt-6(Nb)			bt-a	
	3 : C t - 6 (N c)				
DSP4	1: Zt-8(Nz)	Z t - 9			e t-10
	2 : b t - 8(Nb)	b t - 8	,		
	3 : d 1 - 8(Na)	d z - 9			
DSP-5	1 : e t - 10(N e)	et-11			f t-12
DSP6	1 : f t-t2(Nf)			f t-13	

【0096】各DSPモジュール410の処理プログラ リ4·12に格納すべきデータのアドレスを設定し、各D ムデータを作成するプログラマは、表1を参照してメモ 50 SPモジュール410において、1周期内に以下のa)

~ c ) の処理が行われるように (バイプライン処理が行 われるように)プログラムデータを作成する。なお、本 実施例1においては、イメージスキャナ1が1ライン分 の画像データの入力に要する時間を1周期(以下ライン 周期という)としている。

17

【0097】a)項目Aにおけるデータの入力順情報お よび大きさ情報に基づいて直列に入力されるデータを個 々のデータに分割し、所定アドレスのメモリ412に格 納する。

【0098】b) メモリ412の所定アドレスに格納さ 10 れている項目Bのデータについて、所定の処理を施し、 処理後のデータをメモリ412の所定アドレスに格納す

【009.9】c)メモリ412の所定アドレスに格納さ れている項目C、D、Eのデータを後段のDSPモジュ ール410に転送する。

【0100】ここで、本実施例1においては、イメージ スキャナ1からデータ変換器420へのデータ入力ポー ト幅と、最後段のDSPモジュール410であるDSP 定している。また、これらと、データ変換器420から 初段のDSPモジュール410であるDSP0へのデー タ転送ポート幅および全DSPモジュール410間での データ転送ポート幅とを等しく設定している。

【0101】さらに、クロック発生器430を備え、全 DSPモジュール410間におけるデータ転送速度を、 最大データ転送量を有するDSPモジュール410間で 全データがライン周期内に直列データとして転送される ようにしている。具体的には、表1の項目Aにおいて、  $N_{\star}$  =  $N_{\star}$  =  $N_{\star}$  ~  $N_{\star}$  と仮定した場合、本実 30 c) l ライン周期前の処理結果である第 t - 2 ラインの 施例1においては、各DSPモジュール410間で最大 3ライン分のデータを転送する必要があることから、ク ロック発生器430によりクロックCLK0として6M Hzを発生させている。この周波数値は、クロックCL K2である、イメージスキャナ1により入力されたtラ インの画像データx、 および二値化方式指示データ2 のデータ変換器420へのDMA転送クロック周波 数(2MHz)、および最後段のDSP6から製版手段 5へのDMA転送クロック周波数(2MHz)の3倍に 相当する。データ変換器420から初段のDSP0へ直 40 列データを転送するDMA転送クロックCLK1の周波 数値は、2つのデータを直列データにする都合からクロ ックCLK2の2倍の4MHzを使用する。

【0102】なお、各DSPモジュール410間で転送 すべきデータが1ライン分または2ライン分である場合 は、それぞれ、転送不要な2ライン分または1ライン分 のデータ転送に要する時間を、待ち時間に設定してい る。これにより、全DSPモジュール410間で所定の データが、1ライン周期内に転送され、遅延なくパイプ ライン処理を行なうことができる。

【0103】次に、上述したようにして作成された各D SPモジュール410の処理プログラムデータに基づ く、ヘッド制御信号Dy生成の工程を説明する。

【0104】(1) イメージスキャナ1により読み取ら れた第 t ラインの画像データ x 、 と、編集ボード2か らの指示により生成された同ラインの二値化方式指示デ とが、データ変換器420に並列に入力され ータZt

【0105】(2) データ変換器420は、並列に入力 された第七ラインの画像データェ、と二値化方式指示デ ータz、 とを直列データに変換してDSP0にDMA 転送する。

【0106】(3) DSP0において、現ライン周期内 に以下の処理を行なう。ととで「現ライン周期内」と は、第1ラインの画像データx、 および二値化方式指 示データz。 が、データ変換器420に並列に入力さ れる期間内を意味する。後述するDSP1~DSP6に おいても同様である。

【0107】a) データ変換器420から転送されてき 6から製版手段5へのデータ出力ボート幅とを等しく設 20 た第 t ラインの画像データ x , および二値化方式指示 データ2、をメモリ412に格納する。

> b) 1ライン周期前にデータ変換器420から転送され メモリ412に格納されていた第1-1ラインの画像デ ータx, - 、 に主走査方向解像度変換処理としての処 理aを施し、処理後の画像データa, 1 をメモリ4 12に格納する。この主走査方向解像度変換処理に用い られる拡大または縮小率は、予めCPUによりDSP0 のプロセッサ411の内部レジスタに設定(ロード)さ れている。

画像データa, - 2 、および、2ライン周期前にデー タ変換器420から転送されDSP0では使われずにメ モリ412に格納されていた第t-2ラインの二値化方 式指示データZ、- 2 をDSP1へDMA転送する。 【0108】なお、DSP0のメモリ412は、2ライ ン分の主走査方向解像度変換処理前の画像データ(x 、 X + - 1 )、2 ライン分の主走査方向解像度変 換処理後の画像データ(a + - + 、 a + - 2 )、3 ライン分の二値化方式指示データ(2,

Z. - 1 、Z. - 2 )を格納するのに十分な空間を 有している。

【0109】(4)·DSP1において、現ライン周期内 に以下の処理を行なう。

【0110】a) DSP0から転送されてきた第t-2 ラインの主走査方向解像度変換処理後の画像データa t-2 および二値化方式指示データZt-2 をメモ リ412に格納する。

b) 1ライン周期前にDSPOから転送されメモリ41 2に格納されていた第 t - 3 ラインの主走査方向解像度 50 変換処理後の画像データa, 。 に単一閾値二値化処 理としての処理 b を施し、処理後の画像データ b t-s をメモリ4 1 2 t 化格納する。

c) 1ライン周期前の処理結果である第t-4ラインの画像データb, - 、2ライン周期前にDSP0転送されDSP1では使われずにメモリ412に格納されていた第t-4ラインの二値化方式指示データ

19

Z<sub>t-4</sub> 、および2ライン周期前にDSP0から転送され1ライン周期前にDSP1で使用された第t-4ラインの主走査方向解像度変換処理後の画像データa +-4 をDSP2へDMA転送する。

【0111】なお、DSP1のメモリ412は、3ライン分の主走査方向解像度変換処理後の画像データ(at-2、at-3、at-4)、2ライン分の単一関値二値化処理後の画像データ(bt-3、bt-4)、3ライン分の二値化方式指示データ(zt-2、zt-3、zt-4)を格納するのに十分な空間を有している。

【0112】(5) DSP2において、現ライン周期内 に以下の処理を行なう。

【0113】a)DSP1から転送されてきた第t-4 20 ラインの主走査方向解像度変換処理後の画像データa t-4 、二値化方式指示データzt-4 、および単 一閾値二値化処理後の画像データbt-4 をメモリ4 12に格納する。

b) 1 ライン周期前にDSP1から転送されメモリ41 2 に格納されていた第t-5 ラインの主走査方向解像度変換処理後の画像データa, a, に $\gamma$  補正処理としての処理a をがし、処理後の画像データa, a, をメモリ412に格納する。

c) 1ライン周期前の処理結果である第t-6ラインの 30 画像データc, -。 、2ライン周期前にDSP1から 転送されDSP3では使われずにメモリ412に格納さ れていた第t-6ラインの二値化方式指示データz

t-。 および単一関値二値化処理後の画像データ bt-。 をDSP3へDMA転送する。

【0114】なお、DSP2のメモリ412は、2ライン分の主走査方向解像度変換処理後の画像データ(at-4、at-5)、3ライン分の単一閾値二値化処理後の画像データ(bt-4、bt-5 、bt-6)、2ライン分ので補正処理後の画像データ(ct-5 、ct-6 )、3ライン分の二値化方式指示データ(zt-4 、zt-5 、zt-6 )を格納するのに十分な空間を有している。

【0115】(6) DSP3において、現ライン周期内に以下の処理を行なう。

【0116】a)DSP2から転送されてきた第 t - 6 . . . 。 )、2 ラインタラインの二値化方式指示データ z . . . 。 、単一関値二 ータ(e . . 。 、 e . 値化処理後の画像データ b . . . 。 、および r 補正処理 空間を有している。 後の画像データ c . . 。 をメモリ412 に格納する。 【0121】(8) DS b)1ライン周期前に DSP3から転送されメモリ41 50 に以下の処理を行なう。

2に格納されていた第t-7ラインのγ補正処理後の画像データc,-, に誤差拡散二値化処理としての処理 dを施し、処理後の画像データd,-, をメモリ412に格納する。との誤差拡散二値化処理においては、1ライン分の二値化誤差データを格納するためのメモリを必要とする。

c) 1ライン周期前の処理結果である第t-8ラインの画像データd.-。、2ライン周期前にDSP3から転送されDSP3では使われずにメモリ412に格納されていた第t-8ラインの二値化方式指示データz

t-a および単一関値二値化処理後の画像データb t-a をDSP4へDMA転送する。

【0117】なお、DSP3のメモリ412は、3ライン分の単一閾値二値化処理後の画像データ

(b<sub>1</sub> - e 、 b<sub>1</sub> - 7 、 b<sub>2</sub> - e )、2ライン分のγ補正処理後の画像データ(c<sub>1</sub> - e 、

 c. - 7
 )、2ライン分の誤差拡散二値化処理後の画像データ(d. - 7
 、d. - 8
 )、3ライン分の二値化方式指示データ(z. - 6
 、z. - 7
 、z

. - 。 )、および1ライン分の誤差データを格納する のに十分な空間を有している。

【0118】(7) DSP4において、現ライン周期内 に以下の処理を行なう。

【0119】a)DSP3から転送されてきた第t-8 ラインの二値化方式指示データz, s 、 単一関値二値化処理後の画像データb, s および誤差拡散二値化処理後の画像データd, s をメモリ412に格納する

b) 1ライン周期前にDSP3から転送されメモリ41 2に格納されていた第t-9ラインの二値化方式指示データz,-。 に応じて二値画像選択処理としての処理 eを施し、処理後の画像データe,-。 をメモリ41 2に格納する。具体的には、前述したように、二値化方式指示データz,-。 が、文字用二値化方式を示している場合は単一関値二値化処理後の画像データb

t.-.。 を、写真用二値化方式を示している場合は誤差 拡散二値化処理後の画像データdt.-。をメモリ41.2。 に格納する。

c) 1ライン周期前の処理結果である第t-10ライン
 40 の画像データe . . . 。をDSP5へDMA転送する。
 【0120】なお、DSP4のメモリ412は、2ライン分の単一関値二値化処理後の画像データ

(b,-a 、b,-a )、2ライン分の誤差拡散二値化処理後の画像データ(d,-a 、d,-a )、2ライン分の二値化方式指示データ(z,-a 、z,-a )、2ライン分の二値画像選択処理後の画像データ(e,-a 、e,-1。)を格納するのに十分な空間を有している。

【0121】(8) DSP5において、現ライン周期内 に以下の処理を行なう。

【0122】a) DSP4から転送されてきた第t-1 0 ラインの二値画像選択処理後の画像データ e 、- 」。 をメモリ412に格納する。

b) 1ライン周期前にDSP4から転送されメモリ41 2に格納されていた第 t-11ラインの二値画像選択処 理後の画像データe, -, 1 および後述するヘッド制御 用発熱量履歴データに応じてヘッド制御信号生成処理と しての処理 f を施し、処理後の信号 f t - 1 1 をメモリ 412に格納する。このヘッド制御信号生成処理におい ては、1ライン分のヘッド制御用発熱量履歴データを格 10 納するためのメモリを必要とする。

c) 1ライン周期前の処理結果である第t-12ライン のヘッド制御信号f、- , 2 をDSP6へDMA転送す

【0123】なお、DSP6のメモリ412は、2ライ ン分の二値画像選択処理後の画像データ( e, - , 。、 e, -, )、2ライン分のヘッド制御信号(f t-11、ft-12)、および1ライン分のヘッド制 御用発熱量履歴データを格納するのに十分な空間を有し

【0124】(9) DSP6において、現ライン周期内 に以下の処理を行なう。

【0125】a) DSP5から転送されてきた第t-1 2ラインのヘッド制御信号 f 1 - 12 をメモリ412に

b) 1ライン周期前にDSP5から転送されDSP6で は使われずにメモリ412に格納されていた第1-13 ラインのヘッド制御信号ft.-1。を製版手段5へDM A転送する。つまり、DSP6はデータバイパス部とし て機能し、DSP6においては、処理gは実際には施さ れない。

【0126】DSP6から出力されるヘッド制御信号f. t-1 gが、現ライン周期内における図7に示すヘッド 制御信号Dyとなる。

【0127】なお、DSP6のメモリ412は、2ライ ン分のヘッド制御信号(ft-12、ft-13)を格 納するのに十分な空間を有している。

【0128】以上のようにして生成されたヘッド制御信 号Dyに応じ、上記製版手段5において、マスタが製版 される。さらに、この製版済みマスタを用いて、上記印 40 タを処理に使用し、また所定のデータを出力する。 刷手段6において、印刷が行われる。この結果得られる 印刷物は、原稿の文字部分、写真部分それぞれに適した 処理がなされたものとなる。

【0129】次に、図2に示す画像処理部4における処 理内容を変更した場合における、画像処理装置400の 変更態様について説明する。

【0130】図8(A)は、実施例2による画像処理部 4の構成を示した機能ブロック図である。図8 (B) は、実施例2による画像処理部4を画像処理装置400 により構成した状態を示している。

【0131】図7(A)と図8(A)の違いは、写真原 稿処理部41における処理内容を変更したものであり、 これに応じて、図8 (B) に示すように、網点二値化処 理手段20をDSP2、データバイパス部をDSP3に それぞれ割り当て、処理プログラムデータを変更するよ うにしている。

22

【0132】なお、この変更により、網点二値化処理後 の画像データDiがDSP2による処理済データcおよ UDSP3によるスルーデータとなり、DSP3からは 2ライン遅延されたz<sub>1</sub>- 。 、b<sub>1</sub>- 。 、c ・- 。 が出力される。

【0133】 これから判るように、図7(B)と図8

(B)との間での変更を行なうことで、DSPモジュー ル410を増減させることなく、同じ回路規模で処理項 目の増減を自由にすることができる。

【0134】図9(A)は、実施例3による画像処理部 4の構成を示した機能ブロック図である。図9 (B) は、実施例3による画像処理部4を画像処理装置400 により構成した状態を示している。

20 【0135】図7(A)と図9(A)の違いは文字処理 部40に細字強調処理手段16を追加したものであり、 これに応じて、図9(B)に示すように、細字強調処理 手段16をDSP1、単一閾値二値化処理手段11をD SP2、γ補正処理手段12をDSP3、誤差拡散二値 化処理手段13をDSP4、二値画像選択処理手段14 をDSP5、ヘッド制御信号生成処理手段15をDSP 6にそれぞれ割り当ており、処理プログラムデータの変 更および追加を行なうようにしている。

【0136】なお、この変更により、主走査方向解像度 変換処理後の画像データDaがDSPOによる処理済デ ータa、細字強調処理後の画像データDgがDSP1に よる処理済データb、単一閾値二値化処理後の画像デー タDbがDSP2による処理済データc、γ補正処理後 の画像データDcがDSP3による処理済データ d、誤 差拡散二値化処理後の画像データDdがDSP4による 処理済データe、二値画像選択処理後の画像データDf がDSP5による処理済データf、ヘッド制御信号Dy がDSP6による処理済データgとなり、図9(B)に 示すように、各DSPモジュール410は、所定のデー

【0137】図10(A)は、実施例4による画像処理 部4の構成を示した機能ブロック図である。図10 (B)は、実施例4による画像処理部4を画像処理装置

400により構成した状態を示している。

【0138】図7(A)と図10(A)の違いは、画像 処理部4を、高い印刷位置精度が要求される文字原稿に 対応することができるようにしたものであって、原稿傾 き検出処理手段17、原稿傾き修正処理手段18、細線 強調処理手段16および適応二値化処理手段19からな

50 る文字原稿処理部40と、ヘッド制御信号生成処理手段

15とから構成されたものとしている点にある。

23

【0139】なお、原稿傾き検出処理手段17において は、イメージスキャナ1により読み込まれた文字原稿に おける文字列の走査方向に対する傾き角度(以下原稿傾 き角度という)を検出する。また、原稿傾き修正処理手 段18においては、原稿傾き検出処理手段17により検 出された原稿傾き角度に応じて、イメージスキャナ1に より読み込まれた画像を再サンプリングすることにより 文字原稿における文字列と走査方向とが平行になるよう に修正する。また、イメージスキャナ1の光学系に起因 10 するボケによる文字のつぶれやかすれを防止するため に、細字強調処理手段16により極小文字などの細線を 強調し、さらに適応二値化処理手段19により適応注目 画素の読み取り濃度に応じて該注目画素の二値化の関値 を適応的に変更する。

【0140】図7(A)に示す画像処理部4を図14 (B) に示す回路で実現していた場合、図10(A) に 示すように変更するためには回路基板の改版が必要とな る。これに対して、本実施例4では、図10(B)に示 すように、原稿傾き検出処理手段17をDSPO、原稿 20 傾き修正処理手段18をDSP1、細線強調処理手段1 6をDSP2、適応二値化処理手段19をDSP3、デ ータバイパス部をDSP4およびDSP6にそれぞれ割 り当てており、処理プログラムデータの変更を行なうだ けで図10(A)に示す変更に対応することができる。 【0141】なお、データ変換器430への入力データ はx、のみとなるが、データ変換器430Gは、二値 化方式指示データス、 の全ピットが、「0」または 「1」であるものとして直列データを生成し後段のDS P0に転送する。

【0142】との変更により、原稿傾き検出処理後の画 像データDhがDSPOによる処理済データa、原稿傾 き修正処理後の画像データDiがDSP1による処理済 データb、細線強調処理後の画像データDjがDSP2 による処理済データc、適応二値化処理後の画像データ DkがDSP3による処理済データd、ヘッド制御信号 DyがDSP4による処理済データe、DSP5 および DSP6からのスルーデータとなり、図10(B)に示 すように、各DSPモジュール410は、所定のデータ を処理に使用し、また所定のデータを出力する。

【0143】なお、ユーザの選択に応じて、所定のDS Pモジュール410に該当する処理プログラムをCPU からロードすることで、処理内容を逐次変更および追加 できるようにしてもよい。との点について、図7および 図8を参照して説明する。

【0144】操作バネル3に、ユーザが写真画像に誤差 拡散二値化処理と網点二値化処理とのいずれを施すかを 選択可能な選択手段を備えるものとする。この選択手段 『により、ユーザが所望の処理を選択した時点で、写真原』 稿処理部41としてのDSP2,DSP3に該当する各 50 ル410に転送するかを切替可能な切替器として、DS・

処理プログラムデータをCPUからロードする。具体的 には、ユーザが誤差拡散二値化処理を選択した場合は、 該選択の時点で、ヶ補正処理プログラムをDSP2に、 誤差拡散二値化処理プログラムをDSP3にそれぞれロ ードする。一方、ユーザが網点二値化処理を選択した場 合は、該選択の時点で、網点二値化処理プログラムをD SP2にロードする。但し、この場合、DSP3をデー タバイパス部として機能させる。

【0145】次に、上記構成の画像処理装置400を孔 版印刷装置の画像処理部に適用する場合において、DS Pモジュール410を着脱できるように構成した実施例 について説明する。図11は実施例5の構成図、図12 は、図11に示した構成を変形した実施例6の構成図で

【0146】以下に述べる各実施例5,6は、基本的に は上述した実施例1~4と同様の構成を備えている。異 なる点は、実施例1~4では、搭載する機能に依らず一 定個数のDSPモジュール410を常に備える構成であ るが、実施例5および実施例6では、搭載する機能に応 じて必要最少個数のDSPモジュール410のみを備え る構成であるという点である。以下、この点について、 **ユーザが最初は図13に示す文字原稿処理の機能のみを** 搭載し、後々、図8(A)、さらに図9(A)に示すよ うに機能追加するものとして説明する。

【0147】図11に示す実施例5においては、

- A) 追加機能により最大で7個のDSPモジュール41 0が必要となること、
- B)機能の追加に依らず、初段の主走査方向解像度変換 処理手段10および最後段のヘッド制御信号生成処理手 30 段15が共通であること、
  - C) 共通部を除く処理を割り当てるために必要なDSP モジュール410の個数が最低で1個でありこの部分に は切替器を必要とせず、機能追加により、単一閾値二値 化処理手段11とヘッド制御信号生成処理手段15との 間に最大4個の手段を割り当てるためのDSPモジュー ル410が必要であることから、図11に示すように、 以下のような回路構成を採用している。

【0148】a)最大で7個のDSPモジュール410 をカスケード接続できる、

- b)機能追加の前後で共通の処理である、主走査方向解 像度変換処理手段10をDSP0に、ヘッド制御信号生 成処理手段15をDSP6に割り当てると共に、共通部 を除く処理の1つ分を割り当てるDSPモジュール41 0をDSP1とする、
  - c) DSP2~DSP5をソケット(或いはコネクタ) により着脱できる、
  - d) DSP2~DSP5それぞれにおいて、前段からの データを該DSPモジュール410に入力するか該DS Pモジュール410を飛び越して後段のDSPモジュー

(14)

10

P2~DSP5のそれぞれと並列にショート端子J2~ J5を設ける。

【0149】図11に示した構成において、図13に示 す文字原稿処理のみを搭載するため、単一閾値二値化処 理手段11をDSP1に割り当てる。また、ショート端 子J2~J5を全てショートさせ、3段目~6段目のD SPモジュール410 (DSP2~DSP5) を取り外 しておく。これにより、DSP1から出力されたデータ がDSP2~DSP5の部分を飛び越してDSP6に入 力されるようになる。

【0150】との図13に示した構成を元に、図8に示 すように機能追加する場合には、3,4段目にDSPモ ジュール410を装着し、網点二値化処理手段20をD SP2、二値画像選択処理手段14をDSP3にそれぞ れ割り当てる。また、ショート端子J2、J3の接続を 解除する。これにより、DSP3から出力されたデータ がDSP4、DSP5の部分を飛び越してDSP6に入 力されるようになる。

【0151】さらに、図9に示すように機能追加する場 合には、5,6段目にもDSPモジュール410を装着 20 する。これにより、DSP0から出力されたデータがD し、細字強調処理手段16をDSP1、単一閾値二値化 処理手段11をDSP2、γ補正処理手段12をDSP 3、誤差拡散二値化処理手段13をDSP4、二値画像 選択処理手段14をDSP6にそれぞれ割り当てる。ま た、ショート端子J4、J5の接続を解除する。これに より、7個の全DSPモシュール410がカスケード接 続される。

【0152】一方、図12に示す実施例6においては、 A) 追加機能により最大で7個のDSPモジュール41 0が必要となること、

- B)機能の追加に依らず、初段の主走査方向解像度変換 処理手段10および最後段のヘッド制御信号生成処理手 段15に加え、単一閾値二値化処理手段11が共通であ るとと、
- C)機能追加により、初段の主走査方向解像度変換処理 手段10と単一閾値二値化処理手段11との間に最大1 個、単一閾値二値化処理手段11とヘッド制御信号生成 処理手段15との間に最大3個の手段を割り当てるため のDSPモジュール410が必要であることから、図1 2に示すように、以下のような回路構成を採用してい る。

【0153】a) 最大で7個のDSPモジュール410 をカスケード接続できる、

- b)機能の追加前後で共通の処理である、主走査方向解 像度変換処理手段10をDSP0に、単一閾値二値化処 理手段11をDSP2に、ヘッド制御信号生成処理手段 15をDSP6にそれぞれ割り当ててる、
- c) DSP1, DSP3~DSP5をソケット (或いは コネクタ)により着脱できる、
- d) DSP1、DSP3~DSP5それぞれにおいて、

前段からのデータを該DSPモジュール410に入力す るか該DSPモジュール410を飛び越して後段のDS Pモジュール4 10 に転送するかを切替可能な切替器と して、DSP1、DSP3~DSP5のそれぞれと並列 にショート端子J1、J3~J5を設ける。

【0154】図12に示した構成において、図13に示 す文字原稿処理のみを搭載するため、ショート端子」 1. J3~J5を全てショートさせ、2段目、4段目~ 6段目のDSPモジュール410 (DSP1, DSP3) ~DSP5)を取り外しておく。これにより、DSP0 から出力されたデータがDSP1の部分を飛び越してD SP2に入力され、DSP2から出力されたデータがD SP3~DSP5の部分を飛び越してDSP6に入力さ れるようになる。

【0155】図13に示した構成を元に、図8に示すよ うに機能追加する場合には、4、6段目にDSPモジュ ール410を装着し、網点二値化処理手段20をDSP 3、二値画像選択処理手段14をDSP5にそれぞれ割 り当てる。また、ショート端子J3,J5の接続を解除 SP1の部分を飛び越してDSP2に入力され、DSP 3から出力されたデータがDSP4の部分を飛び越して DSP5に入力され、DSP5から出力されたデータが DSP6に入力されるようになる。

【0156】さらに、図9に示すように機能追加する場 合には、2.5段目にもDSPモジュール410を装着 し、細字強調処理手段16をDSP1、γ補正処理手段 12をDSP3、誤差拡散二値化処理手段13をDSP 4にそれぞれ割り当てる。また、ショート端子」1, J 4の接続を解除する。これにより、7個の全DSPモジ ュールがカスケード接続される。

【0157】以上のように、図11に示した構成の実施 例5および図12に示した構成の実施例6においては、 一部のDSPモジュール410を着脱できるように構成 するとともに、この着脱可能に構成されたDSPモジュ ール410に前段からのデータを入力するか飛び越させ て後段に転送するかを切替可能な切替器を設けること で、実施例1~4のように機能追加により必要となる最 大個数だけのDSPモジュールを常に備えておくという 40 必要性を生じないようにしている。よって、装置購入当 初とは機能追加の予定が変った場合に、装置の持つ機能 に対して過剰なDSPモジュール410を備えた高価な 装置となってしまう虞れがない。

【0158】なお、ユーザが装置購入当初には考えてい なかった機能追加に対応するべく、図7 (A) に示した ように、全DSPモジュール410を着脱できる構成と するとともに、各DSPモジュール410に前段からの データを入力するか飛び越して後段に転送するかを切替 可能な切替器を設けてもよい。

【0159】以上、本発明の好ましい実施の形態につい

27

#### 【図面の簡単な説明】

【図1】本発明の一実施の形態による画像処理装置の構成を示すプロック図

【図2】DSPモジュールの詳細を示したブロック図

【図3】処理1と処理2の処理を並列に行なうようにする対応を示した図

【図4】処理1に、処理2と処理3とを直列化したものを並列に行なうようにする対応を示した図

【図5】データ容量Vおよびデータ転送ボート幅Bと、 データ転送クロックCLKOとの関係を説明する図

【図6】本発明に係る画像処理装置を孔版印刷装置の画像処理部に適用した場合における、孔版印刷装置の概略 構成図

【図7】実施例1による画像処理部の構成を示した機能 ブロック図(A)、この画像処理部を本発明に係る画像 処理装置により構成した状態を示した図(B)

【図8】実施例2による画像処理部の構成を示した機能 ブロック図(A)、この画像処理部を本発明に係る画像 処理装置により構成した状態を示した図(B)

【図9】実施例3による画像処理部の構成を示した機能 ブロック図(A)、との画像処理部を本発明に係る画像 処理装置により構成した状態を示した図(B)

【図10】実施例4による画像処理部の構成を示した機能ブロック図(A)、この画像処理部を本発明に係る画像処理装置により構成した状態を示した図(B)

【図11】DSPモジュールを着脱できるように構成した実施例5の構成図

【図12】図11に示した構成を変形した実施例6の構\*

#### \* 成図

【図13】実施例5,6に適用する、画像処理部の基本 構成を示した機能ブロック図


【図14】従来の画像処理装置における画像処理部を実現する回路の構成を説明する図であって、機能ブロック図(A)およびDSPモジュールで構成したブロック図(B)

#### 【符号の説明】


1	- 4	, ×	一步	ス	#	+	ナ
<b>.</b>	-		. •		1	r	_

- ) 2 編集ボード
  - 3 操作パネル
  - 4 画像処理部
  - 5 製版手段
  - 6 印刷手段
  - 10 主走查方向解像度変換処理手段
  - 11 単一関値二値化処理手段
  - 12  $\gamma$ 補正処理手段
  - 13 誤差拡散二値化処理手段
  - 14 二值画像選択処理手段
- 0 15 ヘッド制御信号生成処理手段
  - 16 細字強調処理手段
  - 17 原稿傾き検出処理手段
  - 18 原稿傾き修正処理手段
  - 19 適応二値化処理手段
  - 20 網点二值化処理手段
  - 40 文字原稿処理部
  - 41 写真原稿処理部
  - 400 画像処理装置
  - 410 DSPモジュール
- 30 411 シグナルプロセッサ部
  - 412 メモリ
  - 413 アービタ
  - 414 入力FIFO (入力ポート)
  - **415** 出力FIFO(出力ポート)
  - 416 入力DMAコントローラ
  - 417 出力DMAコントローラ
  - 420 データ変換器
  - 430 クロック発生器(同期手段)


[図3]




[図4]




【図1】




【図2】




【図6】




【図5】




【図7】




【図13】




【図8】




[図9]




【図10】







【図11】



【図12】



### 【図14】



#### 【手続補正書】

【提出日】平成13年4月3日(2001.4.3)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

### 【補正内容】

【請求項2】 前記少なくとも1つのモジュールが、所定周期でとに、前記入力ポートから入力された未処理データおよび所定周期前に前記メモリに格納した未処理データを読み出して前記処理を施して得た処理済データを前記メモリへ格納するとともに、所定周期前に前記メモリに格納した未処理データおよび処理済データを読み出して該両データを前記出力ポートから出力するものであり、

前記少なくとも1つのモジュールを除くモジュールが、 所定周期でとに、前記入力ポートから入力された未処理 データおよび所定周期前に前記メモリに格納した未処理 データを読み出して前記処理を施して得た処理済データ を前記メモリへ格納するとともに、所定周期前に前記メ モリに格納した処理済データを読み出して前記出力ポートから出力するもの、または所定周期でとに、前記入力 ポートから入力された未処理データを前記メモリへ格納 するとともに、所定周期前に前記メモリに格納した未処 理データを読み出して前記出力ポートから出力するもの であることを特徴とする請求項1記載の画像処理装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】例えば、図14(A)に示すように、全処理を分割した各処理をなす手段として手段A~手段Fを設けるものとしたとき、これに対応して、図14(B)に示すように、手段Aを番号0のDSPモジュールであるDSPのに割り当て、同じく手段BをDSP2、手段CをDSP4、手段DをDSP5、手段EをDSP7、手段FをDSP8にそれぞれ割り当てる。各DSPモジュールでは、入力ボートから入力されたデータに対してプログラムデータにしたがって処理を施し、処理済データを出力ボートに出力する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

# 【補正内容】

【0009】さらに、処理内容の並列追加に対応するために、予想される並列処理部の数に応じて予め予備のDSPモジュールを並列接続しておくということも考えられるが、これでは、回路規模が拡大するという問題点がある。つまり、従来のマルチDSP構成では、並列処理の追加を、既存の構成における処理速度を維持したまま、回路規模を拡大させることなく、ソフトウェア上で行なうということは困難である。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

#### 【補正内容】

【0014】本発明による画像処理装置においては、前記少なくとも1つのモジュールを、所定周期ごとに、入

カポートから入力された未処理データおよび所定周期前 にメモリに格納した未処理データを読み出して前記処理 を施して得た処理済データをメモリへ格納するととも に、所定周期前にメモリに格納した未処理データおよび 処理済データを読み出して該両データを出力ポートから 出力するものとするのが望ましい。この場合、前記少な くとも1つのモジュールを除くモジュールを、所定周期 Cとに、入力ポートから入力された未処理データおよび 所定周期前にメモリに格納した未処理データを読み出し て前記処理を施して得た処理済データをメモリへ格納す るとともに、所定周期前にメモリに格納した処理済デー タを読み出して出力ポートから出力するもの、または所 定周期どとに、入力ポートから入力された未処理データ をメモリへ格納するとともに、所定周期前にメモリに格 納した未処理データを読み出して出力ポートから出力す るものとするのが望ましい。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正内容】

【0029】全DSPモジュール410間のデータ転送がクロックに同期してなされるように、DSP1~DSP5の入力クロックICKおよび出力クロックOCK、並びにDSP0の出力クロックOCKもよびDSP6の入力クロックICKとしてCLK0を使用し、全DSPモジュール410間のデータ転送クロックの周波数および位相を共通としている。これにより、各DSPモジュール410間で転送データの容量とデータ転送ポート幅とに応じて個別にデータ転送クロックの周波数を決定する場合に比してノイズがのり難くなる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】また、データ変換器420と初段のDSP 0のデータ転送がクロックに同期してなされるように、 データ変換器420の出力クロックOCKおよびDSP 0の入力クロックICKとしてCLK1を使用している。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正内容】

【0031】また、データ変換器420への2つのデータS1、S2の入力クロックICKとして、クロックC LK2が使用される。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】なお、「直列データ」とは、それぞれが多数の画素データからなる複数のデータを、各ビット毎に、順々に並べたデータを意味する。順々に並べるに際しては、画素順でもよいしデータ順でもよい。例えばデータA(i),B(i),C(i)(iは画素番号)について、各ビット毎に、A(0),B(0),C

(0), A(1), B(1), C(1), ..., A

(n), B(n), C(n)としてもよいし、A.

(0), A(1), ..., A(n), B(0), B

(1), ..., B (n), C (0), C (1), ..., C

(n) としてもよい。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正内容】

【0060】すなわち、例えば、図3に示すように、処 理1と処理2とを並列に行なうようにする場合であれ は、DSP0、DSP1ともに第1の態様のものとすれ ばよい。この場合、入力されたデータ s (未処理デー タ) と処理 1 に相当する処理 a が施された処理済データ aがDSP0から出力され、未処理データsと処理済デ ータaがDSP1に入力されるので、DSP1に入力さ れたデータのうちの未処理データsに対して処理2に相 当する処理bを施して、処理済データbと共に処理済デ ータaをDSP1から出力するようにすれば、装置40 0に入力されたデータsに対して処理a(処理1)と処 理b (処理2) とを、それぞれ独立且つ並列に施した処 理済データ a. bをDSP1の出力ポートから得ること ができる。また、両DSP0、DSP1においては、取 り込んだデータや処理済データを一旦メモリ412に格。 納した後所定のタイミングで後段に出力する、いわゆる バイプライン処理を行なうことができるので、処理速度 の低下を招くことなく並列処理に対応することができ る。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0061

【補正方法】変更

【補正内容】

【0061】また、より多くの処理を並列化させる場合には、並列処理の数をQとしたとき、第1の態様のDSPモジュール410を「Q」だけ直列接続すればよい。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0062

【補正方法】変更

【補正内容】

【0062】さらに、図4に示すように、処理1に、処 理2と処理3とを直列化したものを並列に追加する場合 であれば、DSP0、DSP1、DSP2をすべて第1 の態様のものとすればよい。この場合、人力されたデー タs (未処理データ)と処理1に相当する処理aが施さ れた処理済データaがDSPOから出力され、未処理デ ータsと処理済データaがDSP1に入力されるので、 DSP1に入力されたデータのうちの未処理データsに 対して処理2に相当する処理bを施して、処理済データ bと共に処理済データaをDSP1からDSP2に出力 し、DSP2に入力されたデータのうちの処理済データ bに対して処理3に相当する処理cを施して、処理済デ ータcと共に処理済データaをDSP2から出力するよ ろにすれば、装置400に入力されたデータsに対し て、処理a(処理1)と、処理b(処理2)および処理 c (処理2)の直列処理とを、それぞれ独立且つ並列に 施した処理済データa、cをDSP2の出力ポートから 得ることができる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0085

【補正方法】変更

【補正内容】

【0085】また、二値画像選択処理手段14においては、ユーザが編集ボード2で原稿上の写真位置を指示することにより得られる二値化方式指示データ2に基づいて、単一関値二値化処理後の画像データDb、誤差拡散二値化処理後の画像データDdのいずれかを選択する。具体的には、二値化方式指示データ2が、文字用二値化方式を示している場合は単一関値二値化処理後の画像データDbを選択し、写真用二値化方式を示している場合は誤差拡散二値化処理後の画像データDdを選択する。この選択されたデータを、二値画像選択処理後の画像データDeとする。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0086

【補正方法】変更

【補正内容】

【0086】ヘッド制御信号生成処理手段15においては、二値画像選択処理後の画像データDeに対して忠実にマスタが製版されるように、ヘッドの発熱量を制御するヘッド制御信号Dyを生成する。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0089

【補正方法】変更

【補正内容】

【0089】これにより、主走査方向解像度変換処理後の画像データDaがDSPOによる処理済データa、単一関値二値化処理後の画像データDbがDSP1による処理済データb、γ補正処理後の画像データDcがDSP2による処理済データc、誤差拡散二値化処理後の画像データDdがDSP3による処理済データd、二値画像選択処理後の画像データDfがDSP4による処理済データe、ヘッド制御信号DyがDSP5による処理済データf およびDSP6によるスルーデータfとなる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0101

【補正方法】変更

【補正内容】

【0101】さらに、クロック発生器430を備え、全 DSPモジュール410間におけるデータ転送速度を、 最大データ転送量を有するDSPモジュール410間で 全データがライン周期内に直列データとして転送される ようにしている。具体的には、表1の項目Aにおいて、  $N_x = N_z = N_a = \dots = N_r$  と仮定した場合、本実施例 1においては、各DSPモジュール410間で最大3ラ イン分のデータを転送する必要があることから、クロッ ク発生器430によりクロックCLK0として6MHz を発生させている。この周波数値は、クロックCLK2 である、イメージスキャナ1により入力された t ライン の画像データx、および二値化方式指示データz、のデ ータ変換器420への転送クロック周波数 (2MH z)、および最後段のDSP6から製版手段5への転送 クロック周波数 (2MHz) の3倍に相当する。データ 変換器420から初段のDSP0へ直列データを転送す る転送クロックCLK1の周波数値は、2つのデータを 直列データにする都合からクロックCLK2の2倍の4 MHzを使用する。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0105

【補正方法】変更

【補正内容】

【0105】(2)データ変換器420は、並列に入力された第tラインの画像データx、と二値化方式指示データz、とを直列データに変換してDSP0に転送する。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0107

【補正方法】変更

【補正内容】

【0107】a)データ変換器420から転送されてきた第tラインの画像データx、および二値化方式指示データz、をメモリ412に格納する。

b) 1ライン周期前にデータ変換器420から転送されメモリ412に格納されていた第t-1ラインの画像データx.-, に主走査方向解像度変換処理としての処理 aを施し、処理後の画像データa.-, をメモリ412に格納する。この主走査方向解像度変換処理に用いられる拡大または縮小率は、予めCPUによりDSP0のプロセッサ411の内部レジスタに設定(ロード)されている。

c) 1 ライン周期前の処理結果である第t-2 ラインの画像データ $a_{t-2}$ 、および、2 ライン周期前にデータ変換器 4 2 0 から転送され D S P 0 では使われずにメモリ 4 1 2 に格納されていた第t-2 ラインの二値化方式指示データ2 t-2 を D S P 1 1 へ転送する。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0110

【補正方法】変更

#### 【補正内容】

【0110】a) DSP0から転送されてきた第 t - 2 ラインの主走査方向解像度変換処理後の画像データa t - 2 および二値化方式指示データz t - 2 をメモリ4 12 に格納する。

- b) 1ライン周期前にDSPOから転送されメモリ412に格納されていた第t-3ラインの主走査方向解像度変換処理後の画像データa,-, に単一閾値二値化処理としての処理bを施し、処理後の画像データb,-,をメモリ412に格納する。
- c) 1ライン周期前の処理結果である第t‐4ラインの画像データb、- 4、2ライン周期前にDSPO転送されDSP1では使われずにメモリ412に格納されていた第t‐4ラインの二値化方式指示データz、- 4、および2ライン周期前にDSP0から転送され1ライン周期前にDSP1で使用された第t‐4ラインの主走査方向解像度変換処理後の画像データa、- 4をDSP2へ転送する。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0113

【補正方法】変更

【補正内容】

【0113】a)DSP1から転送されてきた第 t - 4 ラインの主走査方向解像度変換処理後の画像データ a t - 4、二値化方式指示データ z t - 4、および単一関値二値化処理後の画像データ b t - 4 をメモリ412 に格納する。

b) 1 ライン周期前にDSP1から転送されメモリ412 に格納されていた第1-5 ラインの主走査方向解像度変換処理後の画像データ $a_{1-5}$  に $\gamma$ 補正処理としての処理1 をが起し、処理後の画像データ1 に格納する。

c) 1ライン周期前の処理結果である第t-6ラインの画像データc、-・、2ライン周期前にDSP1から転送されDSP3では使われずにメモリ412に格納されていた第t-6ラインの二値化方式指示データz、-・および単一関値二値化処理後の画像データb、-・をDSP3へ転送する。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】0116

【補正方法】変更

【補正内容】

【0116】a) DSP2から転送されてきた第1-6 ラインの二値化方式指示データz, -。、単一関値二値 化処理後の画像データb, -。、およびγ補正処理後の 画像データc, -。をメモリ412に格納する。

- b) 1ライン周期前にDSP3から転送されメモリ412に格納されていた第1-7ラインの 7 補正処理後の画像データc.-, に誤差拡散二値化処理としての処理dを施し、処理後の画像データd.-, をメモリ412に格納する。この誤差拡散二値化処理においては、1ライン分の二値化誤差データを格納するためのメモリを必要とする。
- c) 1 ライン周期前の処理結果である第t-8 ラインの画像データd, s, 2 ライン周期前にDSP3から転送されDSP3では使われずにメモリ412に格納されていた第t-8 ラインの二値化方式指示データz, s および単一閾値二値化処理後の画像データb, s をDSP4へ転送する。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】0119

【補正方法】変更

【補正内容】

【0119】a)DSP3から転送されてきた第t-8 ラインの二値化方式指示データz,-。、単一関値二値 化処理後の画像データb,-。および誤差拡散二値化処理後の画像データd,-。をメモリ412に格納する。b)1ライン周期前にDSP3から転送されメモリ412に格納されていた第t-9ラインの二値化方式指示データz,-。に応じて二値画像選択処理としての処理 e を施し、処理後の画像データe,-。をメモリ412に格納する。具体的には、前述したように、二値化方式指示データz,-。が、文字用二値化方式を示している場合は単一関値二値化処理後の画像データb,-。を、写真用二値化方式を示している場合は誤差拡散二値化処理後の画像データd,-。をメモリ412に格納する。

c) 1 ライン周期前の処理結果である第 t - 1 0 ライン の画像データe, - 1 。をDSP5へ転送する。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】0122

【補正方法】変更

#### 【補正内容】

【0122】a)DSP4から転送されてきた第t-10ラインの二値画像選択処理後の画像データ $e_{t-1}$ 。 をメモリ412 に格納する。

b) 1ライン周期前にDSP4から転送されメモリ412に格納されていた第t‐11ラインの二値画像選択処理後の画像データet‐ ι れよび後述するヘッド制御用発熱量履歴データに応じてヘッド制御信号生成処理としての処理 f を施し、処理後の信号 f t ‐ ι れをメモリ412に格納する。このヘッド制御信号生成処理においては、1ライン分のヘッド制御用発熱量履歴データを格納するためのメモリを必要とする。

c) 1 ライン周期前の処理結果である第t-12 ラインのヘッド制御信号  $f_{t-12}$  をDSP 6 へ転送する。

### 【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】0125

【補正方法】変更

### 【補正内容】

【0125】a) DSP5から転送されてきた第t-12ラインのヘッド制御信号 $f_{t-1,2}$  をメモリ412に\*

#### \*格納する。

b) 1 ライン周期前にDSP5から転送されDSP6では使われずにメモリ412に格納されていた第t-13ラインのヘッド制御信号 $f_{t-1}$ 。を製版手段5へ転送する。つまり、DSP6はデータバイバス部として機能し、DSP6においては、処理gは実際には施されない。

#### 【手続補正24】

【補正対象書類名】明細書

【補正対象項目名】0141

【補正方法】変更

### 【補正内容】

【0141】なお、データ変換器420への入力データはx,のみとなるが、データ変換器420は、二値化方式指示データ2,の全ピットが、「0」または「1」であるものとして直列データを生成し後段のDSP0に転送する。

# 【手続補正25】


【補正対象書類名】図面

【補正対象項目名】図7

【補正方法】変更


【補正内容】


【図7】



【手続補正26】 【補正対象書類名】図面 【補正対象項目名】図8 【補正方法】変更 【補正内容】 【図8】

410





410

410

CFK5(5MHF)

CUCHEMHz)

410

410

कंठ

410